Searching PAJ Page 1 of 2

# PATENT ABSTRACTS OF JAPAN

(11)Publication number:

05-029406

(43) Date of publication of application: 05.02.1993

(51)Int.Cl.

H01L 21/66 G01R 1/073

G01R 31/26

(21)Application number: 03-178179

(22)Date of filing:

18.07.1991

(71)Applicant: MITSUBISHI ELECTRIC CORP


(72)Inventor: NAKAO SHIN

# (54) SEMICONDUCTOR INSPECTION APPARATUS

(57)Abstract:

PURPOSE: To obtain a semiconductor inspection apparatus wherein, irrespective of the parallelism of the surface of a semiconductor wafer to the surface of an inspection board, the good electric contact of an electrode pad on the semiconductor wafer with a bump electrode on the inspection board is ensured and the reliability of an inspection is increased.

CONSTITUTION: A plurality of wiring patterns 3a, 3b which have been connected electrically by a through hole 4 are formed on both faces of a probe card 1. A plurality of wiring patterns 5a, 5b which have been connected electrically by a through hole 6 are formed on both faces of an inspection board 2. The inspection board 2 is supported elastically by the probe card 1 in a



state that the wiring pattern 5a has been connected electrically to the wiring pattern 3b by means of a tungsten wire 13. A bump electrode 14 which is provided with a sharp tip shape is formed at the end part of the wiring pattern 5b on the inspection board 2.

# LEGAL STATUS

[Date of request for examination]

Date of sending the examiner's decision of

rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]
[Date of final disposal for application]
[Patent number]
[Date of registration]
[Number of appeal against examiner's decision of rejection]
[Date of requesting appeal against examiner's decision of rejection]
[Date of extinction of right]

Copyright (C); 1998,2000 Japan Patent Office

(citation 6)

Japanese Patent Laying-Open Publication No. H5-29,406 Publication Date: February 5, 1993 Application No. H3-178,179 filed July 18, 1991 Inventor: Shin NAKAO

Applicant: Mitsubishi Denki K.K.

Title of the invention: Semiconductor testing apparatus

(Claim 1)

A semiconductor testing apparatus comprising a probe card (1) formed with wiring patterns (3a,3b), a testing board (2) formed with wiring patters (5a,5b) which are electrically connected to said wiring patterns of said probe card and projection electrodes (14) formed on said testing board, wherein said projection electrodes make electrical contact with electrode pads (12) disposed on a semiconductor wafer (11) for testing semiconductor devices, characterized in that said projection electrodes have a pointed tip shape.

# (Abridgment of the description)

Figs. 4 shows a prior art testing apparatus comprising a probe card 1 having writing patterns 3a,3b on both sides connected through vias 4 and a testing board 2 also having writing patterns 5a,5b on both sides connected through vias 6. The wiriing patterns 3a,3b of the probe card 1 and the wiriing patterns 5a,5b of the testing board 2 are connected through a conductive adhesive 8. Indicated at 9 is a testing apparatus having contact pins 10 and the wiriing pattern 5b on the bottom surface of the testing board 2 are a terminated at projection electrodes 7. When the testing board 2 and a semiconductor wafer 11 are not in parallel, however, good electrical contact is not achieved as shown in Fig. 6. According to the invention, the projection electrodes are made to have pointed ends 14 which can bite into electrode pads 12 of the wafer 11. The wiring pattern 3b on the bottom surface of the probe card 1 and the wiring pattern 5a on the top surface of the testing board 2 are connected through tungsten wires 13 adhered to the wiring patterns at their ends. By this structure, if the wafer 11 is beveled with relative to the testing board 2, parallelism can be achieved through deformation of the tunssten wives 13.

(19) 日本国特許庁 (JP

# (12)公開特許公報 (A)

(11)特許出願公開番号

# 特開平 5 - 2 9 4 0 6

HO1L 21/66 B 7013-4W	技術表示箇所
G01R 1/073 E 9016-2G	
• 31/26 J 8411-2G	


		審査請求 未請求 請求項の数2 (全4頁
(21) 出願番号	<b>待願平3−178179</b>	(71)出顧人 000006013
(22)出顧日	平成3年(1991)7月18日	三菱電機株式会社 東京都千代田区丸の内二丁目2番3号
(11) [11 11 11	-25-(1331) / 2100	(72) 発明者 中尾 伸
		伊丹市瑞原 4 丁目 1 番地 三菱電機株式 9
		社エル・エス・アイ研究所内
		(74)代理人 弁理士 會改 道照 (外6名)
		1

# (54) 【発明の名称】半導体検査装置

#### (57) 【要約】

[目的] この免明は、半導体ウエハ表面と検査高板表面との平行性に抑わらず、半導体ウエハ上の電極パッドと検査高板の突尼電極との身好な電気的接触を確保し、検査の信頼性を高める半導体検査装置を得ることを目的とする。

【構成】 ブローブカード1の周面には、スルーホール4で電気的に接続された複数の配線パターン3 a、3 が形成されている。検査基度2の周面には、スルーホール6で電気的に接続された複数の配線パターン5 a、5 が形成されている。検査基度2は、タングスレン線1 3 により起源パターン5 aのそれぞれが配線パターン3 bのそれぞれに電気的に接続された状態で、プローブカード1に弾性支持されている。検索電程2の配線パターン5 bの細胞には、失張化充端形状を有する突起電程1 4が形成されている。



1:プローブカード 58,55: 留焼パワーン 2: 核長系板 13: ステンレス滑坂 (労性体) 30,35: 記解パワーン 14: 突起電極

#### (特許額求の額用)

【類求項1】 配線パターンが形成されたプローブカー ドと、前記プロープカードに形成された前記配線パター ンと電気的に接続された配線パターンが形成された検査 基板と、前記検査基板に形成された突起電極とを備え、 前記突起電攝と半導体ウエハ上の電極パッドとの電気的 コンタクトをとり、半導体素子の検査を行う半導体検告 装置において、前記突起電極は、尖鏡な先端形状を有す ることを特徴とする半減体検査結構

ドと、前記プローブカードに形成された前記記線パター ンと電気的に接続された配線パターンが形成された検査 基板と、前記検査基板に形成された突起電極とを備え、 前記突起電極と半導体ウエハ上の電極パッドとの電気的 コンタクトをとり、半導体素子の検査を行う半導体検査 装置において、弾性体により、前記プローブカードに形 成された前記配線パターンと前記検査基板に形成された 前記配線パターンとを電気的に接続するとともに、前記 プローブカードと前記検査基板とを一体化したことを特 徴とする半導体検査装置。

#### 【発明の詳細な説明】

#### [00011

【産業上の利用分野】この発明は、特に微小なピッチの 電極パッドを有する半導体素子の機能検査に適用できる 半導体検査装置に関するものである。

#### [0002]

【従来の技術】図4は従来の半導体検査装置の一例を示 す断面図、図5は従来の半導体検査装置の動作を説明す る一部拡大断面図であり、図において1は中央に開口部 板からなるプローブカード、2はプローブカード1の腕 口部la下面に配設され、例えばガラス基板からなる検 査基板である。3 a、3 b はそれぞれプローブカード1 の両面のそれぞれに形成された配線パターンであり、こ れらの配線パターン3a、3bは所定のピッテで複数形 成されている。4はプローブカード1に形成された複数 の孔内に、例えばめっき等の方法で導体を埋めて形成さ れたスルーホールであり、各スルーホール4はプローブ カード1の両面に形成された配線パターン3a、3b両 立を電気的に接続している.

【0003】5a、5bはそれぞれ検査基板2の両面の それぞれに形成された配線パターンであり、これらの配 線パターン5a、5bは所定のピッテで複数形成されて いる。6は検査基板2に複数形成されたスルーホールで あり、各スルーホール 6 は検査基板 2 の両面に形成され た配線パターン5a、5b同立を電気的に接続してい る。7は配線パターン5bのそれぞれの端部に形成さ れ、平坦な端面を有する突起電極である。ここで、検査 基板2は、検査基板2の上面に形成された配線パターン 5 aのそれぞれが、プローブカード 1の下面に形成され 30 【0010】また、弾性体が、弾性変形によって検査基

た配線パターン35のそれぞれに、導電性接着剤8で電 気的に接続された状態で、プローブカード1の開口部1 aの下面に接着固定されて一体化されている。9はプロ ープカード1の上面に形成された配線パターン3 aのそ れぞれに電気的に接続する複数のコンタクトピン10を 備えた検査装置本体、11は半導体素子(図示せず)お よび電極パッド12を備えた半導体ウエハである。

【0004】つぎに、上記従来の半導体検査装置の動作 について説明する。プローブカード1の配線パターン3 . 【請求項2】 配線パターンが形成されたプローブカー IO aのそれぞれにコンタクトピン10のそれぞれを接触さ せて、検査基板2と一体化されているブローブカード1 を検査装置本体9にセットする。 ついで、半導体ウエハ 11の電極パッド12と検査基板2の突起電極7とが接 触するように、半導体ウエハ11上に検査基板2を載置 する。ここで、検査装置本体9は、コンタクトピン1 0、配線パターン3a、3b、スルーホール4、配線パ ターン5 a、5 b、スルーホール6、突起電極7 および 電極パッド12を介して、半導体ウエハ11の半導体素 子に電力および信号を供給し、半導体素子からの出力信 20 号を、電極パッド12、突起電極7、配線パターン5

a、5b、スルーホール6、配線パターン3a、3b、 スルーホール4およびコンタクトピン10を介して検査 装置本体9が入力し、半導体素子が正常か異常かの機能 検査を行う。

#### [00051

【発明が解決しようとする課題】従来の半導体検査装置 は以上のように、プローブカード1と検査基板2とが導 電性接着剤 8 で接着固定され、突記章様 7 の端面形状が 平坦に形成されているので、 各突起電極 7 における電極 1aが形成され、例えばガラスエポキシ等のプリント基 30 パッド12との接触状態が一様となりにくく、特に半導 体ウエハ11の表面と検査基板2の表面との平行性が保 てない場合には、図6に示すように、突起電極7と電極 パッド12との電気的な接触が十分得られず、検査の信 頼性が低下するという課題があった。

> 【0006】この発明は、上記のような課題を解決する ためになされたもので、検査基板表面と半導体ウエハ表 面との平行性に拘わらず、信頼性の高い検査が行える半 導体検査装置を得ることを目的とする。

# [0007]

40 【課題を解決するための手段】この発明の請求項1に係 る半導体検査装置は、検査基板に設けられた突起電極の 先端形状を尖锐とするものである.

【0008】また、この発明の請求項2に係る半導体検 査装置は、弾性体によりプロープカードに検査基板を弾 性的に保持させるものである。

#### [0009]

【作用】この発明においては、突起竜極の尖鏡な先端部 が、半導体ウエハ上の電極パッドに食い込み、突起電極 と電極パッドとの電気的接触状態を良好とする。

板表面に対する半導体ウエハ表面の傾斜を吸収し、突起 豊穣と雲板パッドとの雷気的接触状態を良好とする。 [0011]

[実施例]以下、この発明の実施例を図について説明す る。図1はこの発明の一実施例を示す単導体検査禁胃の 断面図、図2および図3はそれぞれ図1に示すこの発明 の半導体検査装置の動作を説明する要部断面図であり、 図において図4および図5に示した従来の半導体検査装 置と同一点たは相当部分には同一符号を付し、その説明 、を省略する。図において、13は弾性体としてのタング 10 同様の効果を奏する。 ステン線であり、このタングステン線13は針状に形成 され、導電性接着剤8により一端がプロープカード1ト の配線パターン3bに電気的に接続され、さらに接着剤 でプローブカード1に固着され、同様に他端が検査基板 2上の配線パターン5aに電気的接続状態で接着固定さ れている。このようにして、検査基板2は、タングステ ン線13によりプロープカード1に、配線パターン5a のそれぞれが配線パターン35のそれぞれに電気的に接 続された状態で、弾性支持されている。14は検査基板 れた突起電視であり、この突起電視14は配線パターン 5 b の端部に例えば高硬度を有するタングステンを電解 めっきにより折出した後、その先端部を尖鋭化処理、例 えば電解研磨して作製している.

【0012】つぎに、上記実施例の動作について説明す る。プローブカード1と一体化された検査基板2を半導 体ウエハ11の電機パッド12と検査基板2の突起電板 14とが接触するように、半導体ウエハ11上に載置す る。この時、突起電櫃14を高硬度のタングステンで形 成し、先爆形状を尖鋭としており、また半導体ウエハ1 30 【図3】図1に示す半導体検査装置の動作を説明する要 1上の電板パッド12は一般にAu等の比較的硬度の低 い金属で形成されているので、図2に示すように、突起 電極14の先端部が電極パッド12に食い込み、突起電 極14と電極パッド12との良好な電気的接触を得るこ とができる.

【0013】ここで、検査基板2表面に対し半導体ウエ ハ11装面が傾斜していても、核査基板2がプローブカ ード1に強性体であるタングステン線13で強性支持さ れているので、図3に示すように、検査基板2表面に対 する半導体ウエハ11の傾斜がタングステン線13の弾 40 2 性変形で吸収され、検査基板2表面と半導体ウエハ11 表面との平行性が保たれ、突起電極14と電極パッド1 2 との良好な電気的接触を得ることができる。

【0014】他の動作は従来の半導体検査装置と同様に 動作する。

【0015】なお、上記実施例では、英記章模14とし てタングステンを用いて説明しているが、この発明はこ れに限定されるものではなく、電板パッド12の材料に 比べて硬度が高い金属あり、先端形状が尖锐であればよ

【0016】また、上記実施例では、弾性体として針状 のタングラエン柳19を田いて増加しているが、この礎 明はこれに限定されるものではなく、応力によって弾性 変形する材料であればよく、例えばステンレス薄板でも

# 100171

[発明の効果] この発明は、以上説明したように構成さ れているので、以下に記載されるような効果を奏する。 【0018】この発明の請求項1に係る半導体検査装置 は、検査基板に尖能な先端形状を有する突記電板を設け ることにより、突起電板の先端部が電板パッドに食い込 み、突起電極と電極パッドとの電気的接触が良好とな り、検査の信頼性を向上することができる。

【0019】また、この発明の請求項2に係る半導体検 2 の下面に形成された配線パターン 5 b の端部に形成さ 20 養姜屋は、検査基板をプロープカードに発性体で連結す ることにより、検査基板表面に対する半導体ウエハ表面 の傾斜を弾性体の弾性変形で吸収でき、突起電極と電極 パッドとの電気的接触が良好となり、検査の信頼性を向 上することができる。

【図面の簡単な説明】

【図1】この発明の一実施例を示す半導体検査装置の断 前図である。

【図2】図1に示す半導体检查装置の動作を説明する要 部断面図である。

忽断面図である。

【図4】従来の半導体検査装置の一例を示す断面図であ ~

【図5】図4に示す従来の半導体検査装置の動作を説明 する要部断面図である。

【図6】図4に示す従来の半導体検査装置の動作を説明 する要部断面図である. (符号の辞明)

プローブカード 1

检查基项

3 a 、3 b 配線パターン 5 a 、5 b 配線パターン

13 タングステン線 (弾性体)

14 突起電極

